IBM, 1nm 미만 0.7nm 칩 기술 공개

4 hours ago 1
  • 반도체 산업이 전통적 스케일링의 물리적 한계에 가까워진 가운데, IBM은 0.7nm·7옹스트롬 노드 기반의 세계 최초 1nm 미만 칩 기술을 공개함
  • 손톱 크기 칩에 약 1,000억 개 트랜지스터를 집적해, 2021년 IBM 2nm 칩 대비 거의 두 배의 밀도를 목표로 함
  • 핵심 구조인 나노스택(nanostack) 은 트랜지스터를 수직으로 쌓고 엇갈리게 배치해, 3D 순차 집적과 층별 소재 조합 최적화를 가능하게 함
  • 공개된 기술 결과는 IBM 2nm 노드 대비 최대 50% 성능 향상 또는 70% 에너지 효율 향상을 예상하며, VLSI 2026 연구에서는 SRAM 40% 스케일링도 확인됨
  • IBM은 나노스택의 가장 이른 도입 지점을 1nm 미만 노드로 보고, 빠르면 향후 5년 내 생산 경로와 최소 10년의 반도체 스케일링 로드맵을 기대함

0.7nm 노드와 집적 밀도

  • IBM은 2026년 6월 25일 세계 최초의 1나노미터 미만 칩 기술을 공개했으며, 새 트랜지스터 아키텍처는 0.7nm 또는 7옹스트롬 노드에 해당함
  • 새 칩은 손톱 크기 면적에 거의 1,000억 개 트랜지스터를 담음
    • IBM이 2021년 공개한 2nm 칩 대비 거의 두 배의 밀도임
  • 반도체는 컴퓨팅, 가전, 통신 기기, 운송 시스템, 핵심 인프라 전반에 쓰이는 기반 기술임
  • 공개된 기술 결과에 따르면 새 칩은 IBM 2nm 노드 칩 대비 최대 50% 더 높은 성능 또는 70% 더 높은 에너지 효율을 제공할 것으로 예상됨
    • 적용 분야로 생성형 AI, 클라우드 인프라, 차세대 전자 기기가 제시됨
    • 해당 수치는 VLSI 2025의 “NanoStack Transistor Architecture for CMOS 7A Node and Beyond” 결과에 기반함

나노스택 3D 트랜지스터 구조

  • IBM 연구진은 새 칩을 위해 나노스택이라는 트랜지스터 아키텍처를 개발함
  • 이 구조는 업계 최초로 알려진 3차원 나노시트 기반 설계
    • IBM이 발명한 기존 선단 아키텍처인 나노시트 기술을 넘어서는 구조로 소개됨
    • 트랜지스터를 수직으로 쌓고 엇갈리게 배치함
    • 3D 순차 집적을 활용해 한 칩에 더 많은 트랜지스터를 담을 수 있음
  • 적층된 각 레이어 안에서 서로 다른 소재 조합을 사용할 수 있음
    • 각 트랜지스터의 성능과 전력 효율을 독립적으로 최적화할 수 있음

실험 검증과 SRAM 스케일링

  • IBM은 나노스택 아키텍처가 물리적으로 제작 가능하며 실제 연산을 지원한다고 밝힘
  • 실험 검증에는 다음 결과가 포함됨
    • CMOS 통합에서 초박막 유전체 접합
    • 이중 채널 엔지니어링 기능 시연
    • 예상 스위칭 성능을 갖춘 기능적 CMOS 인버터 동작
  • VLSI 2026에서 발표된 새 연구는 나노스택 아키텍처가 SRAM에서 40% 스케일링을 제공한다는 결과를 냄
    • 해당 결과는 “Area and Performance of Staggered-Channel Nanostack SRAM Bitcells”에 기반함
    • 더 효율적인 칩 설계와 고급 AI 워크로드의 고대역폭 데이터 수요 지원으로 이어질 수 있음

옹스트롬 수준 스케일링과 로드맵

  • 나노스택 구조를 통해 로직 기술이 처음으로 1nm 노드 아래까지 확장될 수 있다고 IBM은 봄
  • 이는 개별 원자 크기에 가까워지는 옹스트롬 수준 스케일링의 진전으로 평가됨
  • 트랜지스터 노드는 이제 정확한 물리적 치수보다 제조 기술 세대를 가리키는 의미로 쓰이지만, IBM의 0.7nm 기술은 지속적 스케일링 가능성을 보여줌
  • IBM의 반도체 로드맵은 새 나노스택 아키텍처를 바탕으로 최소 10년의 미래 스케일링을 전망함

연구 시설, High NA EUV, 생산 전망

  • IBM과 파트너들은 뉴욕주 Albany의 선단 반도체 연구 시설에서 관련 작업을 수행함
  • 이 시설에는 향후 High NA EUV 리소그래피 장비가 들어설 예정임
    • ASML이 개발한 이 기술은 초정밀 회로 인쇄를 가능하게 하며 더 작고 강력한 칩 제작을 지원함
    • IBM과 Lam Research, Tokyo Electron, SCREEN Semiconductor Solutions는 새로운 High NA EUV 공정과 도구를 함께 개발해 왔고, 이미 작동하는 소자를 만들어 냄
  • IBM은 최근 세계 최초의 순수 양자 파운드리인 Anderon 설립 계획도 발표함
    • Anderon은 독립 IBM 회사로 운영될 예정임
    • IBM의 양자 컴퓨팅과 반도체 전문성을 활용해 미국이 세계 양자 웨이퍼 대부분을 제조할 수 있도록 돕는 것을 목표로 함
  • IBM은 나노스택 기술의 가장 이른 채택 지점이 1nm 미만 노드가 될 것으로 예상하며, 빠르면 향후 5년 안에 생산으로 이어지는 경로가 있다고 봄
Read Entire Article