화웨이, 반도체 추격전 새 카드 꺼냈다…'타오의 법칙' 승부수

중국 화웨이가 기술 자립에 속도를 내고 있다. 반도체 업계에서 '무어의 법칙'의 한계에 대한 지적이 나오는 가운데 이른바 '타오의 법칙'을 제시하면서 공정 수준을 빠르게 높이고 있어서다.

26일 화웨이에 따르면 전일 상하이에서 열린 행사에서 화웨이는 오는 2031년까지 트랜지스터 밀도를 높여 공정 수준을 1.4나노(나노미터·10억분의 1m)로 끌어올리겠다고 발표했다.

대만 TSMC가 2028년 하반기, 삼성전자가 2029년 1.4나노 공정 양산에 들어갈 것으로 예상되는 상황에서 선두 기업들과 격차를 빠르게 줄이겠다는 전략이다.

화웨이 반도체사업부 및 반도체 설계 자회사 하이실리콘 총재를 맡고 있는 허팅보는 이날 이같은 내용의 '반도체의 새로운 경로 탐색 및 실천' 연설을 했다.

무어의 법칙이 트랜지스터를 작게 만드는 기하·공간적 축소에 초점을 맞춘 반면 타오의 법칙은 패러다임 전환을 시도해 신호가 전달되는 시간을 줄이는 시간 축소에 주목하고 있다.

타오는 물리학에서 시간상수를 의미한다. 시스템 내에서 신호를 전달하는 데 필요한 기본적 시간을 뜻한다는 얘기다.

타오의 법칙은 로직폴딩 기술 등을 통해 신호 전달 시간을 줄여 반도체·전자 시스템을 진전시킨다는 내용을 핵심으로 한다. 이는 중국이 처음으로 내놓은 반도체 산업 법칙이기도 하다.

기존 무어의 법칙은 인텔 창업자 고든 무어의 이름을 딴 것이다. 반도체에 집적되는 트랜지스터 수가 약 2년마다 2배로 늘어나 성능도 2배가 된다는 내용이다.

이는 한때 정설로 여겨졌다. 하지만 나노 단위 칩에 트랜지스터의 밀도를 무작정 늘리기 어려워진 상태라 지속적인 유효성에 의문이 제기되고 있다.

화웨이는 지난 6년간 타오의 법칙에 근거해 반도체 381종을 설계·양산했다고 밝혔다. 올 가을 처음으로 로직폴딩 기술을 완전히 채택한 치린(기린) 칩을 선보일 예정이라고도 했다.

또 타오의 법칙에 기반해 5년 뒤면 트랜지스터 밀도가 1.4나노 공정과 같은 수준에 도달할 것이라고 제시했다.

허 총재는 "지속 가능한 진화를 위한 방법을 찾았다"고 밝힌 뒤 네덜란드 ASML의 극자외선(EUV) 노광 장비 없이 칩 제조 역량을 크게 향상할 수 있다고 설명했다.

그는 "올해 우리는 업계 전체를 놀라게 할 무언가를 준비해왔다"며 "포화 상태도, 단순한 연장이 아니라 거대한 도약"이라고 말했다. 아울러 "올해 겨울 전에 놀라운 것을 선보일 것"이라며 "큰 도약이 있을 것"이라고 강조했다.

홍콩 사우스차이나모닝포스트(SCMP)는 화웨이·중신궈지(SMIC)와 TSMC 간 기술 격차가 5년 정도라고 판단했다. 또 "화웨이가 TSMC·삼성전자와의 격차를 줄일 수 있는 새로운 법칙과 기술을 공개한 것"이라고 봤다. SCMP는 20여년간 화웨이의 반도체 사업 확장을 이끌어온 허 총재가 공개 연설을 한 것은 이례적이라고 전했다.

화웨이가 1.4나노 수준 칩을 양산할 수 있다면 ASML의 첨단 EUV 노광장비가 5나노 이하 칩 양산에 필수적이라는 업계의 통념을 뒤집는 일이 된다고 블룸버그통신은 평가했다.

미국이 첨단 반도체 생산에 필수적인 EUV 노광장비의 대중 수출을 막으면서, 이 분야는 중국 반도체 산업 발전의 주요 병목 구간으로 꼽혔다.

다만 화웨이뿐만 아니라 엔비디아·AMD 등 다른 기업들도 무어의 법칙을 대체할 방안을 모색 중이다. 타오의 법칙에 따른 상업적 양산 가능성 등에 대해선 의문이 제기되기도 한다.

베이징=김은정 특파원 kej@hankyung.com